近日，中国电科14所取得了华睿3号测试的阶段性胜利，芯片具备了国家重大专项的验收要求。

该芯片项目立项至今，技术团队攻克了一道又一道关卡，解决了一个又一个难题，并于2021年成功推出华睿3号双核DSP芯片，提供给行业用户试用，2022年春节期间，团队又完成了华睿3号八核DSP芯片的封装。最近在回片测试的重要阶段，攻关团队“过五关、斩六将”，最终圆满完成任务。

让我们通过攻关团队的研制历程，了解团队成员的争做奋斗者，勇当排头兵的斗志与担当。

时钟是电路工作的源动力。但是，DDR（内存控制器）锁相环输出时钟的频率却迟迟达不到要求。成员们起初想通过降低频率的手段来推进测试工作，但无论是校准功能还是训练功能，都宣告失败。思绪万千却毫无进展的他们回归本源，集中攻关时钟频率不足的根本问题，终于通过合理的参数配置，找到了出路。

DDR问题是测试中最有挑战的问题，而训练是高速DDR的核心阶段，涉及3000多个寄存器的配置。大伙已记不清有多少个凌晨在一起“啃”寄存器手册，多少个日夜盯着示波器抓取和分析波形，多少位设计、验证、后端以及软件的项目队员在积极的建言献策……他们印象最深的是，小小的芯片实验室经常人满为患。“战斗很艰苦，但是我们坚持下来，完成了训练任务！”团队成员说。

训练的成功清除了物理链路上的障碍，解决了测试中最难的“拦路虎”。攻关团队乘胜追击，又一次解决了控制器内部用于自测试的两个关键问题。至此，DDR模块自测试顺利通过，模块级功能达到要求。

系统级写DDR是回片测试的最后一个“关卡”。就在他们准备一举通关之时，遇到了一个“插曲”：DDR需要写两次才有效。“这个难题已经难不倒我们了。当“PASS”标识亮起，我们特别开心，这个标识可以说为一个月来技术攻关划上了漂亮的句号。”团队成员说。

过关斩将，没有终点。

接下来，华睿3号攻关团队将继续发力基础软硬件生态建设，以更强大的性能、更好用的软件、更可靠的质量，接受国家和用户的检验，支撑高水平科技自立自强。

通讯员  李世平、李旭